扇出型晶圆级封装工艺流程概述

扇出型晶圆级封装（Fan - Out Wafer Level Package
，FOWLP）是一种先进的封装手艺
，在现代半导体封装领域具有主要职位。

一、扇出型晶圆级封装工艺流程先容

扇出型晶圆级封装手艺旨在解决古板封装手艺在应对高密度布线、高性能要求以及多芯片集成等方面的局限性。它能够在芯片尺寸以外的区域举行I/O接点的布线设计
，从而提高I/O接点数目
，并且使用RDL（重漫衍层）工艺增添芯片可使用的布线区域
，充分使用芯片有用面积以降低本钱。这种封装手艺完成芯片锡球毗连后
，无需封装载板便可直接焊接在印刷线路板上
，有助于缩短信号传输距离
，提高电学性能
，能够形乐成率消耗更低、功效性更强的芯片封装结构
，因此被普遍应用于系统级封装（System in a Package
，SiP）和3D芯片封装等领域 。

二、扇出型晶圆级封装工艺流程办法

（一）基于差别工艺组合的流程

1. 面朝上的先芯片处置惩罚（Chip first - face up）

• 首先
  ，将芯片以线路面朝上的方法安排。

• 接着接纳RDL（重漫衍层）工艺构建凸块
  ，RDL工艺是扇出型封装中的要害工艺
  ，它通过在晶圆外貌沉积金属层和绝缘层形成响应的金属布线图案
  ，对芯片的I/O焊盘重新结构。在这个历程中
  ，可能会涉及到如在晶圆外貌涂覆感光绝缘质料（如PI质料）
  ，使用光刻机举行曝鲜明影
  ，溅射Ti作为阻挡层和Cu作为导电的种子层
  ，涂覆光刻胶曝鲜明影后电镀铜
  ，最后剥离光刻胶并蚀刻Ti/Cu种子层等操作来完成RDL的制作。

• 然后让I/O接触点毗连
  ，通过这些毗连实现芯片与外部的电气毗连。

• 最后对单位芯片举行切割
  ，将封装好的芯片从晶圆上疏散出来。不过这种工艺由于需要使用化学机械抛光（CMP）将塑封层减薄
  ，以是本钱较高
  ，一样平常封装厂较少接纳 。

2. 面朝下的先芯片处置惩罚（Chip first - face down）

• 芯片以线路面朝下的方法举行操作
  ，与面朝上的先芯片处置惩罚的区别主要在于芯片带有焊盘一侧的安排偏向差别。

• 先举行芯片的安排
  ，然后举行相关的布线和毗连操作
  ，在移除载板并添加RDL制程时易造成翘曲
  ，以是在工艺操作时需要提前提防。这种工艺在封装厂应用较多
  ，例如苹果的A10处置惩罚器就接纳了这种封装工艺 。

3. 面朝下的后芯片处置惩罚（Chip last - face down）

• 首先在暂时胶带外貌举行RDL工艺
  ，先构建好布线层。

• 之后通过面朝下的方法将芯片与RDL互连
  ，在这个历程中要确保芯片与布线层的准确毗连。

• 接着在注塑机中举行塑封
  ，塑封的目的是；ば酒湍诓康呐连结构。

• 然后举行植锡球操作
  ，锡球是芯片与外部电路板毗连的主要部件。

• 最后完成切割
  ，获得单个的封装芯片。这种工艺先接纳RDL工艺
  ，可以降低芯片封装制程爆发的缺乏格率
  ，现在在封装厂应用也较多 。

• 
  

（二）通用流程办法

1. 切割

• 从晶圆代工厂生产完成的晶圆经由测试后进入生产线
  ，扇出型封装的第一步是未来料晶圆切割成为裸晶。扇出型封装的特点是将切割后的裸晶组合成为重构晶圆
  ，重构晶圆上裸晶之间的距离相对更大
  ，这有利于结构单位面积更大、输入输出（I/O）更多的芯片制品 。

2. 塑封、去除载片

• 在完成重构晶圆的贴片后
  ，对重构晶圆举行塑封。塑封质料可以是环氧树脂等
  ，塑封的作用是牢靠和；ぢ憔
  ，避免芯片受到外界的物理损伤和化学侵蚀。

• 然后将重构晶圆载片移除
  ，这样可以将裸晶对外的输入输出接口（I/O）露出
  ，为后续的布线和毗连操作做好准备 。

3. 制作再布线层（RDL）

• 为了将裸晶上的接口（I/O）引出至利便焊接的位置
  ，在晶圆上通过金属布线工艺制作再布线层（RDL）。RDL的制作工艺有多种
  ，如感光高分子聚合物+电镀铜+蚀刻
  ，首先在整个晶圆外貌涂覆一层感光绝缘的PI质料
  ，然后使用光刻机对感光绝缘层举行曝鲜明影；感光绝缘层在200℃的情形下烘烤一小时后形成约莫5微米厚的绝缘层；在175℃的情形下通过PVD装备在整个晶圆外貌溅射Ti作为阻挡层（Barrier Layer）和Cu作为导电的种子层；再通过涂覆光刻胶曝鲜明影；接着在袒露出来的Ti/Cu层上电镀铜
  ，用于增添铜层厚度
  ，确保芯片线路的导电性；剥离光刻胶并蚀刻Ti/Cu种子层
  ，此时第一层的RDL制作完成。重复上述办法便可形成更多层的RDL线路。另一种工艺PECVD+Cu - damascene+CMP也可用于制作RDL
  ，这种工艺使用SiO2或Si3N4作为绝缘层
  ，并使用电镀工艺在整个晶圆上沉积一层铜
  ，然后使用CMP去除凹槽外多余的铜和种子层以制备RDL的铜导电层 。

4. 晶圆减薄

• 为使芯片制品更轻薄
  ，对晶圆举行减薄加工。晶圆减薄可以接纳化学机械抛光（CMP）等工艺
  ，通已往除晶圆外貌的部分质料
  ，抵达减小晶圆厚度的目的。减薄后的晶圆在后续的应用中可以更好地知足电子装备关于小型化、轻量化的要求
  ，同时也有助于提高芯片的散热性能等 。

5. 植球

• 在再布线层（RDL）所毗连的金属焊盘上举行植球操作。植球是将焊膏和焊料球通过掩膜板举行准确定位
  ，将焊料球安排于凸点下金属层（UBM）上
  ，UBM接纳和RDL类似的工艺流程制作
  ，然后将带有焊料球的晶圆放入回流炉中
  ，焊料经回流融化与UBM形成优异的浸润连系
  ，抵达优异的焊接效果
  ，这些焊料球将作为芯片与印刷电路板（PCB）毗连的接口 。

6. 晶圆切割、芯片制品

• 最后将重构晶圆举行切割
  ，以获得自力的芯片。切割历程需要准确控制
  ，确保每个芯片的完整性和性能
  ，切割后的芯片就可以用于种种电子装备的组装和应用了 。

三、扇出型晶圆级封装工艺的要害手艺

（一）重漫衍层（RDL）手艺

1. RDL手艺原理

• RDL手艺是在晶圆外貌沉积金属层和响应的介质层
  ，并形成金属布线
  ，在芯片上构建一层金属线路网络。它的主要作用是将裸片（芯片）的I/O（输入/输出）端口举行重新结构
  ，把这些端口通过半导体工艺的方法延伸到芯片的外貌
  ，扩展结构到新的、占位更为宽松的区域
  ，并形成面阵列排布。这样一来
  ，在封装历程中就可以直接毗连到重布线层上的触点
  ，而不但是毗连到裸片的边沿。例如
  ，在古板封装中
  ，裸片的I/O触点通常位于芯片的边沿或周围
  ，限制了毗连密度和封装的无邪性
  ，而RDL手艺可以有用解决这个问题
  ，提高了毗连密度、降低了封装难度
  ，并提供了更无邪的布线选项
  ，从而提高了封装的无邪性和可靠性。由于RDL手艺可以实现更短的信号传输路径、更好的电热性能和噪声抑制能力
  ，以是在对热治理和信号完整性要求较高的应用中
  ，如高性能盘算、通讯装备等
  ，具有很大的优势 。

2. RDL工艺办法

• 首先在整个晶圆外貌涂覆一层感光绝缘的PI质料
  ，这层质料将作为后续工艺的基础。

• 然后使用光刻机对感光绝缘层举行曝鲜明影
  ，通过光刻手艺将设计好的电路图案转移到感光绝缘层上。

• 感光绝缘层在200℃的情形下烘烤一小时后形成约莫5微米厚的绝缘层
  ，烘烤历程有助于提高绝缘层的性能和稳固性。

• 在175℃的情形下通过物理气相沉积（PVD）装备在整个晶圆外貌溅射Ti作为阻挡层（Barrier Layer）和Cu作为导电的种子层
  ，阻挡层可以避免差别金属层之间的相互扩散
  ，种子层则为后续的电镀铜提供导电基础。

• 再通过涂覆光刻胶曝鲜明影
  ，进一步确定需要电镀铜的区域。

• 接着在袒露出来的Ti/Cu层上电镀铜
  ，电镀铜的目的是增添铜层厚度
  ，确保芯片线路的导电性
  ，由于铜具有优异的导电性能。

• 最后剥离光刻胶并蚀刻Ti/Cu种子层
  ，此时第一层的RDL制作完成。若是需要多层RDL线路
  ，则重复上述办法即可。

• 以感光高分子聚合物+电镀铜+蚀刻这种常见的RDL工艺为例
  ，其办法如下：

（二）芯片的准确安排与定位手艺

1. 芯片安排的准确性要求

• 在扇出型晶圆级封装中
  ，芯片位置的准确度很是要害。在重新建构排布时
  ，必需要维持芯片从抓取到安排（Pick and Place）于载具上的位置不爆发偏移
  ，甚至在铸模作业时
  ，也不可爆发偏移。由于若是芯片位置爆发偏移
  ，会导致后续的布线毗连禁绝确
  ，影响芯片的电气性能和封装的制品率。例如
  ，在面朝下的先芯片处置惩罚工艺中
  ，芯片的准确安排关于后续的RDL制程以及整个封装的质量都有着至关主要的影响。若是芯片安排禁绝确
  ，在移除载板并添加RDL制程时
  ，可能会造成芯片与布线层之间的毗连不良
  ，或者导致芯片在后续的加工历程中受到不匀称的应力
  ，从而爆发翘曲等问题 。

2. 实现准确安排的手艺手段

• 为了实现芯片的准确安排
  ，通；峤幽筛呔鹊男酒叭『桶才抛氨。这些装备具有准确的定位系统
  ，可以将芯片准确地安排在预定的位置上。同时
  ，在安排历程中
  ，还会接纳视觉识别手艺
  ，通过摄像头等装备对芯片的位置举行实时监测和调解。别的
  ，载具的设计也对芯片的准确安排有着主要影响
  ，载具需要具有高精度的平面度和定位结构
  ，以确保芯片能够稳固地安排在准确的位置上。

（三）晶圆的翘曲控制手艺

1. 晶圆翘曲爆发的缘故原由

• 芯片安排于暂时载板的历程中
  ，晶圆经由切割后
  ，芯片在载板上重新排布时会爆发翘曲（Warpage）问题。这是由于重新建构的晶圆含有塑胶、硅及金属质料
  ，硅与胶体的比例在X、Y、Z三偏向差别
  ，铸模在加热及冷却时的热胀冷缩会影响晶圆的翘曲行为。例如
  ，在面朝下的先芯片处置惩罚工艺中
  ，当移除载板并添加RDL制程时
  ，由于质料的热膨胀系数差别和工艺历程中的应力转变
  ，容易导致晶圆翘曲。晶圆翘曲会影响芯片与其他部件的毗连质量
  ，增添封装的难度和降低制品率 。

2. 翘曲控制的手艺步伐

• 为了控制晶圆的翘曲
  ，可以从质料选择、工艺优化和装备刷新等方面入手。在质料选择方面
  ，可以选择热膨胀系数匹配的质料来制作芯片、载板和封装质料等
  ，镌汰由于质料差别导致的翘曲。例如
  ，选择合适的环氧树脂质料用于塑封
  ，可以降低其与硅芯片之间的热膨胀系数差别。在工艺优化方面
  ，合理控制加热和冷却的速率
  ，阻止温度急剧转变导致的翘曲。在装备刷新方面
  ，接纳高精度的压力控制系统
  ，在塑封等工艺历程中匀称施加压力
  ，镌汰应力不匀称导致的翘曲。

四、扇出型晶圆级封装工艺流程的优势与缺乏

（一）优势

1. 封装尺寸小

• 由于没有引线、键合和塑胶工艺
  ，封装无需向芯片外扩展
  ，使得扇出型晶圆级封装（FOWLP）的封装尺寸险些即是芯片尺寸。这种小型化的封装尺寸切合现代电子装备关于小型化、轻薄化的生长趋势
  ，例如在智能手机、可衣着装备等对空间要求苛刻的产品中
  ，可以有用节约电路板空间
  ，提高产品的集成度 。

2. 高传输速率

• 与古板金属引线产品相比
  ，FOWLP一样平常有较短的毗连线路。在高效能要求如高频下
  ，较短的毗连线路可以镌汰信号传输的延迟
  ，提高信号传输的速率和质量。例如在高速通讯芯片的封装中
  ，扇出型晶圆级封装可以更好地知足高速信号传输的要求
  ，有助于提高通讯装备的性能 。

3. 高密度毗连

• FOWLP可运用数组式毗连
  ，芯片和电路板之间毗连不限制于芯片周围
  ，提高了单位面积的毗连密度。这使得在相同的芯片面积上可以实现更多的I/O毗连点
  ，知足现代芯片关于多功效、高性能的需求。例如在多芯片？椋∕CM）封装中
  ，可以通过扇出型晶圆级封装实现多个芯片之间的高密度毗连
  ，提高系统的集成度和性能 。

4. 生产周期短

• 扇出型晶圆级封装从芯片制造到、封装到制品的整个历程中
  ，中心环节大大镌汰。相比于古板的封装工艺
  ，它不需要举行引线框架的组装、键合等重大工序
  ，生产效率高
  ，周期缩短许多。这有助于提高芯片的生产效率
  ，降低生产本钱
  ，并且可以更快地将产品推向市场
  ，知足市场的快速转变需求 。

5. 工艺本钱低

• FOWLP是在硅片层面上完成封装测试的
  ，以批量化的生产方法到杀青本最小化的目的。其本钱取决于每个硅片上及格芯片的数目
  ，随着芯片设计尺寸减小和硅片尺寸增大的生长趋势
  ，单个器件封装的成内情应地镌汰。并且FOWLP可充分使用晶圆制造装备
  ，生产设施用度低。例如在大规模生产的情形下
  ，扇出型晶圆级封装可以通过规模经济降低封装本钱
  ，提高产品的竞争力 。

6. 异构集成能力

• 扇出型晶圆级封装能够实现多芯片和组件的异构集成。它可以将差别功效、差别工艺制造的芯片集成在一起
  ，形成一个功效更强盛、性能更优越的系统级封装。例如
  ，可以将处置惩罚器芯片、存储器芯片和传感器芯片等集成在一个封装内
  ，实现系统的小型化和高性能化
  ，这在物联网（IoT）装备、智能汽车等领域有着普遍的应用远景 。

（二）缺乏

1. 焊接点的热膨胀问题

• 因FOWLP的结构与球栅阵列（BGA）相似
  ，FOWLP焊接点的热膨胀情形与BGA很是相近
  ，FOWLP中锡球的要害位置在芯片的下方
  ，同样在芯片和印刷电路板（PCB）之间也会爆发热膨胀系数不匹配的问题。当芯片在事情历程中温度爆发转变时
  ，由于热膨胀系数的差别
  ，焊接点会受到应力的作用
  ，可能导致焊接点的开裂、松动等问题
  ，从而影响芯片的电气毗连和可靠性 。

2. 芯片位置的准确度要求高带来的挑战

• 如前面所述
  ，在重新建构排布时
  ，必需要维持芯片从抓取到安排（Pick and Place）于载具上的位置不爆发偏移
  ，甚至在铸模作业时
  ，也不可爆发偏移。这种对芯片位置准确度的高要求增添了封装工艺的难度。在现实生产历程中
  ，要实现高精度的芯片安排需要腾贵的装备和重大的手艺手段
  ，并且纵然接纳了这些步伐
  ，仍然保存芯片位置偏移的危害
  ，一旦芯片位置爆发偏移
  ，就会影响封装的质量和制品率 。

3. 晶圆的翘曲问题

• 芯片安排于暂时载板的历程中
  ，晶圆经由切割后
  ，芯片在载板上重新排布时爆发的翘曲（Warpage）问题仍然是一个重大挑战。只管可以接纳一些步伐来控制翘曲
  ，但由于涉及到多种质料的复合结构以及重大的工艺历程
  ，要完全解决翘曲问题仍然较量难题。晶圆翘曲会导致芯片与其他部件的毗连不良
  ，影响封装的质量和性能
  ，并且可能会导致芯片在后续的使用历程中泛起可靠性问题 。

4. 模具移位问题

• 模具移位是扇出型晶圆级封装中的另一个工艺难题
  ，它是指安排在载体晶圆上和包覆成型历程中模具稍微移动。关于基于晶圆的手艺来说
  ，模具移位是一个挑战
  ，并且随着扑面板级封装的尺寸变大
  ，模具移位变得越发要害。模具移位会影响芯片的封装形状和尺寸精度
  ，导致封装缺乏格
  ，增添生产本钱 。

五、扇出型晶圆级封装工艺流程实例剖析

以苹果公司在其A10处置惩罚器中接纳的面朝下的先芯片处置惩罚工艺为例。

（一）工艺选择的缘故原由

1. 性能与本钱的平衡

• 面朝下的先芯片处置惩罚工艺在知足A10处置惩罚器性能要求的同时
  ，能够在本钱方面抵达较好的平衡。这种工艺可以使用已有的装备和手艺基础
  ，通过合理的工艺优化来实现

先进芯片封装洗濯先容

尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件。

水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要
，一旦选定
，就会作为一个恒久的使用和运行方法。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程。

污染物有多种
，可归纳为离子型和非离子型两大类。离子型污染物接触到情形中的湿气
，通电后爆发电化学迁徙
，形成树枝状结构体
，造成低电阻通路
，破损了电路板功效。非离子型污染物可穿透PC B 的绝缘层
，在PCB板表层下生长枝晶。除了离子型和非离子型污染物
，尚有粒状污染物
，例如焊料球、焊料槽内的浮点、灰尘、灰尘等
，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象。

这么多污染物
，究竟哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中
，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素
，焊后必定保存热改性天生物
，这些物质在所有污染物中的占有主导
，从产品失效情形来而言
，焊后剩余物是影响产品质量最主要的影响因素
，离子型残留物易引起电迁徙使绝缘电阻下降
，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大
，严重者导致开路失效
，因此焊后必需举行严酷的洗濯
，才华包管电路板的质量。

尊龙凯时科技运用自身原创的产品手艺
，知足芯片封装工艺制程洗濯的高难度手艺要求
，突破外洋厂商在行业中的垄断职位
，为芯片封装质料周全国产自主提供强有力的支持。