一、RDL的界说

RDL（Re - Distributed Layer，重布线层）是一种在芯片封装历程中用于重新漫衍电气毗连的手艺。在芯片制造时，其I/O（输入/输出）端口，例如IO Pad（芯片管脚处置惩罚

？，可将芯片管脚信号送入内部或把内部信号送到管脚）通常漫衍在芯片的边沿或者周围，这种结构关于Bond Wire工艺较为利便，但关于Flip Chip工艺就保存局限。

RDL手艺就是在这样的配景下应运而生的。它通过在芯片外貌或中介层上形成特另外布线层，重新分派芯片的I/O位置，从而顺应差别的封装需求和提高电气毗连的无邪性。这就好比在一个都会原有的交通蹊径（原有的芯片电气毗连结构）基础上，重新妄想建设新的蹊径网络（RDL布线层），让车辆（电信号）能够更高效、更无邪地抵达目的地（差别的电气毗连需求）。

从物理结构上看，RDL是由金属层和响应的介质层组成。其中金属层形成布线，介质层起到绝缘和隔离差别布线层的作用。常见的金属质料有铜等，由于铜具有优异的导电性。

二、RDL在芯片先进封装中的作用

（一）实现XY平面电气延伸和互联

1. 在芯片封装中，RDL起着XY平面电气延伸和互联的作用。例如，当芯片从古板的Bond Wire工艺向Flip Chip工艺转变时，由于Flip Chip工艺对I/O端口结构的要求差别，RDL可以将原本位于芯片边沿或者周围的I/O端口举行重新结构。这就像是把疏散在都会边沿的车站（I/O端口）通过新建的蹊径（RDL布线）毗连到都会中心或者其他新的区域，从而让差别区域之间的交通（电气信号）越发顺畅。

2. 在一些重大的封装结构中，如2.5D IC集成和3D IC集成场景下，RDL也施展着主要作用。在2.5D IC集成中，除了硅基板上的TSV（硅通孔），RDL同样不可或缺，它能够通过将网络互联并漫衍到差别的位置，从而将硅基板上方芯片的Bump（凸点）和基板下方的Bump毗连起来。在3D IC集成中，若是堆叠上下是差别类型芯片，则需要通过RDL重布线层将上下层芯片的I/O举行瞄准，从而完成电气互联。

（二）提升封装性能

1. 提高I/O密度

• RDL能够扩展和重新分派信号路径，将芯片上的输入/输出引脚（I/O）从麋集区域重新布线至较大区域，阻止古板封装中引脚密度缺乏的问题。现代封装中，RDL层的设计已经从单层生长为多层结构，以应对重大信号和高密度集成的需求。尤其是在Fan - Out（扇出型）封装和WLP（晶圆级封装）中，RDL的细腻化布线手艺成为焦点，从而实现更高密度的信号毗连，提高了I/O密度。

2. 改善电气性能

• 通过合理的RDL布线，可以镌汰信号传输的路径长度，降低信号传输延迟。这关于一些对信号传输速率要求较高的芯片，如高性能盘算芯片、5G通讯芯片等很是要害。例如，在数据传输历程中，若是信号传输路径过长，就像快递要经由许多中转站（过长的布线）才华抵达目的地，会增添传输时间，而优化后的RDL布线可以镌汰这些不须要的“中转站”，提高传输效率。

• 同时，RDL还可以优化信号的完整性，镌汰信号在传输历程中的滋扰和衰减。这就好比在嘈杂的情形（保存滋扰的芯片情形）中为信号开发了一条专用的、屏障性优异的通道（RDL布线），包管信号能够准确无误地传输。

3. 增强封装的无邪性

• 它可以顺应差别的封装形式和芯片结构需求。例如，关于差别尺寸、差别功效的芯片，RDL可以凭证详细情形对I/O举行重新结构，使得这些芯片能够更好地集成到种种封装结构中。无论是小型的可衣着装备芯片封装，照旧大型的效劳器芯片封装，RDL都能施展其无邪性的优势。

• 在多芯片集成场景下，差别芯片的I/O结构可能保存差别，RDL可以对这些差别的I/O举行适配和毗连，实现多芯片之间的高效电气互联，提高整个封装系统的集成度和功效扩展性。

三、RDL的手艺原理

（一）沉积金属层和介质层

1. 沉积历程

• RDL的制作首先要在芯片外貌或中介层上举行金属层和介质层的沉积。金属层的沉积要领有多种，例如物理气相沉积（PVD）和化学气相沉积（CVD）。物理气相沉积是通过物理历程，如蒸发或者溅射，将金属原子沉积到芯片外貌形成金属层；喑粱蚴鞘褂没Х从，使气态的前驱体在芯片外貌反应天生金属层。以铜为例，在物理气相沉积中，可以接纳溅射的方法，将铜靶材上的铜原子溅射到芯片外貌。

• 介质层的沉积同样主要，它通常接纳化学气相沉积的要领。常见的介质质料有二氧化硅等，通过将含有硅源和氧源的气态前驱体在芯片外貌反应，形成二氧化硅介质层。介质层的作用是将差别的金属布线层隔脱离来，避免短路，就像修建物中的绝缘层一样，包管电气信号在各自的“线路”中传输。

（二）形成金属布线

1. 光刻与蚀刻

• 在沉积了金属层和介质层之后，需要通过光刻和蚀刻工艺来形成金属布线。光刻工艺就像是在金属层和介质层上绘制蓝图，它使用光刻胶的感光特征，将设计好的电路图案转移到光刻胶上。例如，通过紫外线照射光刻胶，使光刻胶在曝光区域爆发化学转变，然后通过显影液将曝光或者未曝光的光刻胶去除，留下与电路图案对应的光刻胶图形。

• 蚀刻工艺则是凭证光刻胶的图形，将不需要的金属或者介质质料去除。关于金属层的蚀刻，可以接纳化学蚀刻或者离子蚀刻的要领；纯淌鞘褂没Х从鹗粝，离子蚀刻则是使用高能离子束轰击金属外貌，将不需要的金属原子去除。通过光刻和蚀刻工艺的重复操作，就可以在芯片外貌或中介层上形成重大的金属布线图案，实现对芯片I/O的重新结构。

2. 多层布线手艺

• 随着芯片封装手艺的生长，对RDL的布线密度和重漂后要求越来越高，多层布线手艺应运而生。多层布线就是在芯片外貌或中介层上依次沉积金属层、介质层，然后举行光刻和蚀刻形成多层金属布线结构。每一层金属布线之间通过过孔（via）举行笔直毗连，就像多层修建中的楼梯一样，使得信号可以在差别的布线层之间传输。这种多层布线手艺可以大大提高RDL的布线密度和信号传输能力，知足现代芯片封装对高密度、高性能电气互联的需求。

四、RDL的生长趋势

（一）高密度布线

1. 工艺前进

• 随着芯片功效的一直增强，对I/O密度的要求越来越高，RDL的布线密度也朝着更高的偏向生长。现在，RDL - first工艺蹊径在先进封装中的优势愈发明显，其中一个主要的体现就是可以实现多层超高密度布线。例如，在一些高端的微处置惩罚器芯片封装中，需要在有限的芯片面积上实现大宗的I/O毗连，这就要求RDL的线宽和线间距一直减小。通过一直刷新光刻、蚀刻等工艺手艺，RDL的线宽已经从早期的较宽尺寸逐渐缩小到现在的微米甚至亚微米级别，线间距也响应地减小，从而实现更高密度的布线。

2. 新质料的应用

• 为了实现更高密度的布线，除了工艺的刷新，新质料的应用也成为一个主要的生长偏向。例如，一些具有低介电常数的质料被用于RDL的介质层，这种质料可以降低信号传输历程中的电容耦合，镌汰信号延迟，从而有利于在更小的布线间距下实现稳固的信号传输。同时，新型的金属质料或者金属合金也在研究和应用中，这些质料可能具有更好的导电性和可加工性，有助于提高RDL的布线性能。

（二）与其他手艺的融合

1. 与2.5D/3D封装手艺的融合

• 在先进封装领域，2.5D和3D封装手艺是主要的生长偏向。RDL与2.5D/3D封装手艺的融合将进一步提升芯片的集成度和性能。在2.5D封装中，RDL可以与硅中介层上的TSV等手艺协同事情，将差别芯片的I/O举行有用的毗连和信号分派。例如，在将处置惩罚器芯片和内存芯片集成在统一封装中的2.5D封装结构中，RDL可以将处置惩罚器芯片的I/O重新结构并毗连到硅中介层上，然后通过TSV与内存芯片举行笔直偏向的电气毗连，实现高速的数据传输。

• 在3D封装中，RDL可以用于差别层芯片之间的I/O瞄准和电气毗连。当多层芯片笔直堆叠时，RDL可以凭证每层芯片的I/O结构举行重新布线，使得上下层芯片之间能够实现准确的信号传输，提高整个3D封装结构的电气性能和集成度。

2. 与多芯片集成手艺的融合

• 随着多芯片集成手艺的生长，如芯粒（Chiplet）手艺，RDL将在其中施展要害作用。芯粒手艺是将差别功效的小芯片集成在一起形成一个完整的芯片系统。RDL可以对差别芯粒的I/O举行重新结构和毗连，实现芯粒之间的高效通讯和协同事情。例如，在一个包括盘算芯粒、存储芯粒和通讯芯粒的多芯粒集成系统中，RDL可以凭证系统的架构需求，将各个芯粒的I/O毗连起来，构建一个高效的片上网络，提高整个系统的性能和功效扩展性。

（三）低本钱和高良率

1. 本钱降低

• 在芯片封装本钱中，RDL的制造本钱是一个主要的组成部分。随着市场竞争的加剧和对芯片本钱的控制要求，RDL的制造本钱也在一直降低。一方面，通过大规模生产和工艺优化，降低了质料和装备的使用本钱。例如，在批量生产历程中，通过优化光刻胶的使用量、提高蚀刻装备的使用率等步伐，可以降低每个芯片封装中RDL的制造本钱。另一方面，新的封装工艺和手艺的泛起也有助于降低本钱。如RDL - first工艺蹊径，它具有更高的良率和更低的本钱，越发适用于目今的多芯片集成场景。

2. 良率提高

• 良率是权衡芯片封装质量和效率的主要指标。关于RDL来说，提高良率意味着镌汰因布线缺陷等问题导致的芯片封装失败。通过刷新工艺控制、提高装备精度和增强质量检测等手段，RDL的良率一直提高。例如，在光刻工艺中，接纳更先进的光刻装备和准确的工艺参数控制，可以镌汰光刻图形的误差，从而提高RDL布线的准确性和可靠性，进而提高良率。同时，在蚀刻工艺中，优化蚀刻参数和接纳更稳固的蚀刻装备，也可以镌汰蚀刻历程中的缺陷，提高良率。

五、RDL的应用案例

（一）扇出型晶圆级封装（FOWLP）

1. 手艺特点

• 在扇出型晶圆级封装中，RDL起着要害的作用。FOWLP在古板晶圆级芯片尺寸封装（WLCSP）的基础上，允许重布线层（RDL）延伸至芯片边沿之外，这种“扇出”的RDL提供了几个主要优势。

2. 详细优势

• 提高I/O密度和布线无邪性：通过RDL的扇出结构，可以在芯片周围增添更多的布线空间，从而提高I/O密度。例如，在一些移动装备芯片的封装中，需要在有限的封装尺寸内实现大宗的I/O毗连，FOWLP中的RDL可以有用地解决这个问题。同时，RDL的布线无邪性也使得芯片可以更好地顺应差别的封装需求，如差别的引脚结构要求。

• 改善热性能和电气性能：RDL的合理结构可以优化芯片的热传导路径，将芯片爆发的热量更有用地散发出去。在电气性能方面，RDL可以镌汰信号传输的路径长度，降低信号传输延迟，提高信号完整性。例如，在一些高性能的移动处置惩罚器芯片封装中，FOWLP中的RDL有助于提高芯片的运行速率和稳固性。

• 能够集成多个芯片和无源元件：RDL可以将多个芯片和无源元件的I/O举行重新结构和毗连，实现它们在封装内的集成。例如，在一些系统级封装（SiP）应用中，可以将处置惩罚器芯片、内存芯片和一些无源元件（如电容、电阻等）通过RDL集成在一起，形成一个功效完整的小型化系统。

• 减小封装厚度：由于RDL可以接纳细腻的布线手艺，在不增添封装体积的情形下实现更多的功效，从而有助于减小封装的厚度。这关于一些对封装厚度要求苛刻的移动装备，如智能手机、平板电脑等很是主要。

（二）多芯片集成封装

1. 多芯片互联

• 在多芯片集成封装中，差别芯片之间的电气毗连是一个要害问题。RDL可以通过重新结构每个芯片的I/O，实现芯片之间的高效互联。例如，在一个包括处置惩罚器芯片、图形处置惩罚芯片和存储芯片的多芯片封装系统中，RDL可以凭证系统的架构要求，将处置惩罚器芯片的I/O毗连到图形处置惩罚芯片和存储芯片的响应I/O上，构建一个高效的芯片间通讯网络。

2. 提高集成度

• RDL还可以提高多芯片封装的集成度。它可以将多个芯片紧凑地集成在一起，镌汰封装的尺寸。例如，在一些物联网装备的芯片封装中，需要将多个功效差别但体积较小的芯片集成在一起，RDL可以对这些芯片的I/O举行优化结构，使得它们能够在更小的封装空间内实现高效的协同事情，从而提高整个装备的性能和功效集成度。

六、RDL与其他手艺的较量

（一）与TSV（硅通孔）手艺的较量

1. 功效方面

• TSV主要实现Z轴电气延伸和互联的作用，而RDL起着XY平面电气延伸和互联的作用。例如，在3D封装结构中，若是要实现上下层芯片之间的笔直电气毗连，就需要TSV手艺。而RDL则更多地用于在统一平面内对芯片的I/O举行重新结构和信号分派。好比在一个2.5D封装的芯片系统中，RDL认真将芯片的I/O重新漫衍到合适的位置，以便与其他芯片或者外部电路举行毗连，TSV则认真在硅中介层上实现差别层之间的笔直电气毗连。

2. 工艺重漂后

• TSV的制作工艺相对重大，需要在硅片上刻蚀出笔直的通孔，并且要举行金属填充等工艺办法。这个历程涉及到高深宽比的刻蚀、准确的金属沉积等手艺难题，对工艺装备和工艺控制的要求较高。而RDL的工艺相对来说更着重于平面内的金属布线，虽然也有光刻、蚀刻等重大工艺，但整体的工艺重漂后要低于TSV。例如，RDL的光刻主要是在平面上举行图案绘制，而TSV的光刻需要思量笔直偏向的瞄准等问题。

3. 应用场景

• TSV在需要高速笔直信号传输的场景中具有优势，如在3D堆叠的存储器芯片封装中，通过TSV可以实现差别层存储器芯片之间的高速数据读写。RDL则在需要无邪调解I/O结构、提高I/O密度的场景中体现精彩，如在扇出型封装和多芯片集成封装中，RDL可以凭证差别芯片的I/O结构需求举行重新布线，提高封装的集成度和性能。

（二）与Bump（凸点）手艺的较量

1. 毗连方法

• Bump主要起着界面互联和应力缓冲的作用，它是一种金属凸点，用于芯片与外部基板或者其他芯片之间的物理毗连。例如在Flip - Chip工艺中，芯片通过Bump倒扣在封装基板上，实现电气毗连。而RDL主要是通过重新布线来实现电气信号的重新分派和毗连，它并不直接肩负芯片与外部的物理毗连功效。

2. 功效着重

• Bump着重于实现芯片与外部的机械毗连和电气毗连的过渡，同时还能起到一定的应力缓冲作用，避免芯片在热胀冷缩等情形下受到损坏。RDL则更注重于在芯片内部或者芯片与芯片之间对电气信号举行重新结构和优化传输。例如，在一些高性能盘算芯片的封装中，Bump认真将芯片与散热基板毗连起来，包管芯片的散热和机械稳固性，RDL则认真优化芯片内部I/O之间的信号传输路径，提高信号传输效率。

3. 手艺生长趋势

• 随着工艺手艺的生长，Bump的尺寸越来越小，但也保存尺寸缩小的极限。而RDL则朝着更高密度布线、与其他手艺融合等偏向生长。例如，在一些先进的封装手艺中，RDL - first工艺蹊径一直生长，而Bump手艺在一些特殊的封装结构中可能会被其他毗连方法替换，如台积电宣布的SoIC手艺中，接纳了无凸点（no - Bump）的键合结构，以实现更高的集成密度和更佳的运行性能。

先进芯片封装洗濯先容

·         尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件。

·         水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要，一旦选定，就会作为一个恒久的使用和运行方法。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程。

·         污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到情形中的湿气，通电后爆发电化学迁徙，形成树枝状结构体，造成低电阻通路，破损了电路板功效。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，尚有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、灰尘等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象。

·         这么多污染物，究竟哪些才是最备受关注的呢

？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素，焊后必定保存热改性天生物，这些物质在所有污染物中的占有主导，从产品失效情形来而言，焊后剩余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁徙使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必需举行严酷的洗濯，才华包管电路板的质量。

·         尊龙凯时科技运用自身原创的产品手艺，知足芯片封装工艺制程洗濯的高难度手艺要求，突破外洋厂商在行业中的垄断职位，为芯片封装质料周全国产自主提供强有力的支持。