2016 年, 台积电(TSMC)经由在先进封装手艺上 近十年的结构和手艺沉淀, 在 FOWLP 领域开发了集 成扇出型(Integrated Fan-out, InFO)封装手艺[ , 并 乐成应用于苹果 iPhone7 系列手机的 A10 应用处置惩罚器 , 之后苹果每一代手机应用处置惩罚器都接纳台积电 的集成扇出型封装手艺, 资助台积电拿下苹果处置惩罚器 芯片制造和封装订单

。 

在先进封装领域, AMD 公司将多项先进封装手艺 投入商用

。Chiplet, 中文译名芯
；蚓Я, 是近期集 成电路业界的热门话题, Chiplet 是指预先制造好、 具 有特定功效、 可组合集成的晶片, 该手艺可以缩小单 颗芯片面积, 提高良品率, 有助于企业控制生产本钱 和提高迭代速率

。怎样实现多芯粒之间的高速互联是 实现 Chiplet 的手艺难点, 而 FOWLP 手艺的高密度重 布线工艺知足多芯粒之间高速互联的需求

。FOWLP 技 术的生长是 Chiplet 手艺走向商用的先决条件

。AMD 公司在扇出型封装手艺上投入巨资, 并且在商业竞争 中率先使用先进的 FOWLP 手艺, 该手艺蹊径资助 AMD 公司在 CPU 和 GPU 领域追赶行业先驱 Intel 和 NVIDIA

。在 2019 年宣布的 7 nm Zen2 架构锐龙处置惩罚器 中, AMD 公司将 CPU 芯片拆分成 CCD 和 cIOD 两部分, 其中仅有认真逻辑运算的 CCD 使用台积电 7 nm 工艺, 对性能要求较低的 cIOD 部分使用了 12 nm 工 艺

。Zen2 架构意义重大, 实现了对同期 Intel 产品的性 能追赶, 为提升 AMD 在德国等多国 CPU 市场占有率 涤讪了基础

。 

在 CPU 领域通过先进封装手艺取得优势的 AMD 公司也试图将 FOWLP 手艺引入到 GPU 领域, AMD 公司于 2022 年 12 月 13 日向市场推出了使用 RDNA 3 架构的 Radeon 7900XTX 显卡, AMD 将显卡焦点 Big Navi 3x 拆分为一个 GCD 和六个 MCD, 与 AMD 在 Zen 架构的做法相同, 认真逻辑盘算的 GCD 使用了台 积电 5 nm 工艺, 面积为 300 mm 2 , MCD 使用了台积 电 6 nm 工艺, 单颗面积为 37 mm2 

。得益于更小的芯 片带来更高的良率, 以及 MCD 芯片成熟工艺, 使得 AMD 的 Big Navi 3x 焦点在性能对标竞争厂家 NVIDIA 的 AD102 焦点的同时实现了较好的本钱控制

。 

Intel 公 司 结 合 自 身 在 基 板 领 域 的 积 累, 推 出 EMIB(Embedded Multi-Die Interconnect Bridge), 中文 译名为嵌入式多焦点互联桥接

。EMIB 工艺建设在标 准封装结构流程的基础上, 附加了建设 EMIB 腔的步 骤

。毗连桥位于空腔中, 并用粘合剂牢靠在适当的位 置

。添加介电层和金属群集层, 然后举行通孔钻孔和 电镀

。作为 CPU 行业的巨头, Intel 公司正试图加入 GPU 市场竞争

。在 2022 年 8 月的半导体行业聚会 Hot Chips 34 上, Intel 公司果真了一套名为 Ponte Vecchio 的效劳器 GPU 架构

。Intel 公司作为 GPU 行业的厥后 者, 在最新推出的 GPU 产品中使用了比 AMD 公司更 先进的封装手艺

。Intel 公司称 Ponte Vecchio 内部同时 混用 Intel 7 和台积电 N7 / N5 等多个工艺节点, 并使用 了多达 11 处的 EMIB 结构以实现内部高速互联

。 

在超算领域, 特斯拉于 2021 年宣布了 Dojo 芯片 的看法图, Dojo 是神经网络训练优化超等盘算机芯 片, 该芯片将首次使用台积电 InFO_ SoW (System-on -Wafer)手艺 , Dojo 使用 6 层 RDL, 将整块 12 英寸 重构晶圆装置在散热盘上, 散热盘可以为芯片提供刚 度并将散热能力从 7000 W 提升至 15000 W

。2022 年, FOWLP 手艺在 GPU 领域获得了快速的 推广应用, 2021 年底到 2022 年头, 马斯克在推特上 宣布多篇推文宣布特斯拉自研超算 GPU 芯片, 以取代 特斯拉采购的 NVIDIA 芯片

。 

2022 年 8 月 Intel 宣布全 新服 务 器 GPU 架 构, 12 月 AMD 发 售 消 费 级 GPU7900XTX, 这三家公司为了追赶行业先进水平, 使用的先 进 封 装 技 术 越 发 激 进, 但 市 占 率 最 高 的 NVIDIA 公司仍接纳了较守旧的封装计划

。无论是 CPU、 GPU 照旧其他集成电路工业, 均泛起出越是行 业后发者, 使用的封装手艺越先进的趋势

。如图 2 所 示, 这一趋势在市场规模最大、 竞争最强烈的 GPU 市 场体现尤为显着

。并且, 各公司生长先进封装手艺的 战略也取得了不错的效果, NVIDIA 公司种种 GPU 产 品线均受到重大挑战

。视察这种趋势对海内半导体行 业的生长很有参考价值, 增进 FOWLP 等先进封装技 术的生长和应用关于试图加入 GPU 市场竞争的集成电 路企业是很有意义的

。

在宇航领域, NASA 在 2015 年宣布的封装手艺路 线图 中 将 2. 5D/ 3D - TSV 技 术 纳 入 封 装 技 术 路 线, 2018 年启动对 2. 5D 封装产品的审核计划和蹊径图

。在美国国家航空航天局电子零件和包装妄想(National Aeronautics and Space Administration Electronic Parts and Packaging, NEPP)的赞助下, 美国加州理工学院喷气 动 力 实 验 室 ( California Institute of Technology Jet Propulsion Laboratory, JPL) 的 Ghaffarian 通过一系列 的可靠性实验系统论证了 2. 5D 封装产品的可靠性, 他以为 FOWLP 产品拥有更小的体积重量、 更大的逻 辑运算和存储能力, 并且其可靠性判断效果足以知足 NASA 对空间航行器电子元器件的可靠性要求, 并希 望他的研究效果可以增进 NASA 对 FOWLP 等先进封 装手艺的使用

。 

我国半导体封装企业也在 FOWLP 领域取得了一 系列立异效果

。硅基扇出型晶圆级封装 ( Embedded Silicon Fan-out, eSiFO) 是 2015 年由华天科技于大全 教授提出

。硅基扇出型封装这一手艺蹊径相比于树脂 扇出型封装, 具有本钱低、 翘曲小、 布线密度高、 散 热优异和制程简朴等优势, 更容易实现大芯片系统集 成

。该工艺被使用于电源治理芯片、 射频收发器芯片、基带处置惩罚器和高端网络系统等多种应用领域, 

厦门云天半导体开发了 eGFO 嵌入式玻璃封装技 术

。玻璃绝缘性好, 高温下不易膨胀, 透光性强, 适 合高频的射频应用和光电应用

。玻璃上可以直接做光 路, 知足光电共封装的需求, 光电射频领域也是云天 eGFO 手艺的主要应用领域

。可是玻璃具有易开裂的 特征, 在玻璃上开孔和挖出嵌埋区域工艺难度高、 效 率低

。产品良率是现在制约厦门云天使用玻璃作为载 体的最大因素

。 

中电五十八所的晶圆级封装工艺平台是现在海内先进、 自主可控的高可靠 12 英寸(兼容 8 英寸) 晶圆级制造加工线, 同时也是国防科技工业认可的信息处 理微系统加工制造平台

。自 2017 年通线以来, 平台已 经具备高可靠 12 英寸的晶圆级再布线制备、 晶圆级凸 点制备、 圆片重构等多项晶圆级扇出型集成手艺

。部 分工艺手艺能力(晶圆级封装尺寸、 凸点直径等)抵达国际领先水平

。同时具备有铅低辐射凸点(Bump) 制 备、 单芯片批量化凸点生长以及可重构三维封装等特 色效劳, 可知足军用及宇航长寿命使用要求, 已先后 为海内多家用户单位提供了 GNC 航行控制、 AD/ DA 集成、 信号截取处置惩罚？榈仁中畔⒋χ贸头Ｎ⑾低巢 的加工效劳, 知足了相关微系统产品小型化、 高性能、 高可靠的应用需求

。 

航天 772 所通过近几年手艺攻关和自主研发, 已 起源具备 小 尺 寸 多 芯 粒 硅 基 集 成 技 术 能 力

。针 对 Chiplet 芯粒集成多级互连要求, 面向 40 μm 以下超微 凸点键合, 突破面阵列固态互连等要害手艺, 实现了 低温焊接、 高温服役的全流程稳固工艺; 并接纳耐湿 “内防护” 结构以及改性耐高温质料, 实现了节距小 于 100 μm, 凸点数大于 10000 个的匀称沉积和致密防 渗集成工艺

。 

通富微电 2021 年披露其在高性能盘算领域建成了 海内顶级 2. 5D/ 3D 封装平台 ( VISions) 及超大尺寸 FCBGA 研发平台, 且完成磷七层数再布线手艺的开 发, 具备大规模生产 Chiplet 封装能力, 现在在 CPU、 GPU、 效劳器领域 5 nm 即将量产

。其 Fan-out 手艺已 经抵达天下先进水平, 高密度扇出型封装平台完成 6 层 RDL 开发

。 

XDFOI 是长电科技 2021 年推出全系列极高密度 扇出型封装解决计划, 并于 2022 年下半年量产

。该封 装解决计划是新型无硅通孔晶圆级极高密度封装手艺, 相较于 2. 5D 硅通孔(TSV) 封装手艺, 具备更高性能、 更高可靠性以及更低本钱等特征

。该解决计划在线宽 或线距抵达 2 μm 的同时, 可实现多层布线层, 另外, 接纳了极窄节距凸块互联手艺, 封装尺寸大可集成多 颗芯片、 高带宽内存和无源器件

。XDFOI 主要集中于 对集成度和算力有较高要求的 FPGA、 CPU、 GPU、 AI 和 5G 网络芯片等应用产品提供小芯片 (Chiplet) 和异 质封装 (HiP) 的系统封装解决计划

。 2022 年 7 月 22 日, 长电科技发文称, 公司在先进封测手艺领域取得 新的突破, 实现 4 nm 工艺制程手机芯片的封装以及 CPU、 GPU 和射频芯片的集成封装

。 

我国 FOWLP 手艺与外洋先进水平相比差别较小, 且各企业均有自身的特色手艺, 但在高密度重布线和 超大面积扇出型封装手艺等领域尚有差别

。

先进芯片封装洗濯：

尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件

。

水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要，一旦选定，就会作为一个恒久的使用和运行方法

。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程

。

污染物有多种，可归纳为离子型和非离子型两大类

。离子型污染物接触到情形中的湿气，通电后爆发电化学迁徙，形成树枝状结构体，造成低电阻通路，破损了电路板功效

。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶

。除了离子型和非离子型污染物，尚有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、灰尘等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象

。

这么多污染物，究竟哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素，焊后必定保存热改性天生物，这些物质在所有污染物中的占有主导，从产品失效情形来而言，焊后剩余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁徙使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必需举行严酷的洗濯，才华包管电路板的质量

。

尊龙凯时科技运用自身原创的产品手艺，知足芯片封装工艺制程洗濯的高难度手艺要求，突破外洋厂商在行业中的垄断职位，为芯片封装质料周全国产自主提供强有力的支持

。

推荐使用尊龙凯时科技水基洗濯剂产品

。