一、先进封装面临的挑战

随着人工智能工业的生长，业界对高算力、高性能的 AI 芯片的需求日益提升。电子封装对芯片起着机械支持、情形；ぁ⑿藕呕チ约吧⑷鹊戎饕饔，为了知足高性能 AI 芯片小型化和集成化的需求，先进封装手艺也随之一直生长。但在芯片服役情形日益重大、芯片一直堆叠以及异质异构集成等因素的影响下，先进封装面临诸如晶圆翘曲、电迁徙、朴陋裂纹以及疲劳失效等可靠性问题。

1. 晶圆翘曲

晶圆翘曲是指在晶圆重构工艺中，由于芯片和塑封料的热膨胀系数（CTE） 不匹配而爆发热应力的积累，从而导致宏观翘曲。晶圆翘曲不但会严重影响后续磨削减薄、切割等封装办法的工艺精度，还会带来界面分层、焊点断裂以及裂片等诸多可靠性问题 [35] 。随着芯片集成化和大尺寸晶圆的使用，晶圆翘曲问题也愈发严肃，已成为影响先进封装可靠性的主要挑战之一。

解决晶圆翘曲是个重大的事情，需要综合思量封装工艺、封装质料以及封装检测等因素的影响。在封装工艺上，可通过优化封装历程中温度、湿度、冷却速率以及气压等因向来减小热应力的影响，降低晶圆翘曲的概率；在封装质料上，可接纳与晶圆 CTE 靠近的封装质料，从而减小热失配的影响；在封装检测上，需要准时使用高精度检测装备，及早发明晶圆翘曲问题并接纳响应的调解步伐。

2. 焊点可靠性

焊点是封装中最主要的互连结构之一，起着电气毗连、温度传导以及机械支持等主要作用。I/O 密度与凸点节距、结构的关系如图 16 所示，随着凸点节距一直缩放，I/O 密度的一连提高会给焊点结构带来愈发严肃的挑战。

焊点的服役情形包括高温、机械应力、冷热循环、高密度电流等。其中高温会导致焊点泛起金属间化合物（IMC）增厚、力学性能退化等征象，详细体现为柯肯达尔孔洞、裂纹扩展等失效形式；冷热循环则会使得焊点爆发疲劳蠕变等征象，从而导致焊点断裂失效，失效是由于焊点与其他接触结构的 CTE 不匹配导致的；机械应力包括随机振动、加速率、攻击以及拉伸剪切等作用力，在载荷力的作用下，若是焊点质料强度缺乏，则会泛起焊点断裂、破碎等失效征象；当焊点内部电流密度抵达 10 4 A/cm 2 时，焊点易爆发电迁徙征象，随着焊点尺寸的一直缩小，焊点电迁徙征象愈发明显，并常陪同着热迁徙征象，电迁徙和热迁徙配相助用，导致凸点下金属化层（UBM）耗尽、朴陋裂纹、IMC 极性效应等失效征象。

焊点的服役情形是重大多变的，往往面临的不但是一种情形载荷的作用，而是多种载荷的叠加，这导致失效形式难以展望。近年来已有不少学者基于多物理场耦合理论，接纳有限元法（FEA）对焊点失效机理举行研究，为现实工况下焊点失效行为的展望提供理论参考。别的，焊点质料是包管焊点可靠性的主要因素之一，研发高可靠性扩散阻挡质料以及性能更优的焊料合金，可有用提高焊点服役寿命。

3. TSV 可靠性

TSV 手艺是指在芯片与芯片以及晶圆与晶圆之间制作笔直通孔，并在通孔中填充铜、钨、多晶硅等导电质料，从而实现笔直电气互通。TSV 可缩短信号互连长度，镌汰信号传输历程中的寄生消耗和信号延迟，能够知足电子器件多功效化、集成化和小型化的要求。业内人士将 TSV 视为继引线键合和倒装芯片之后的第 3 代封装手艺。

现在 TSV 手艺仍面临诸多挑战，如：硅和铜的CTE 保存较大差别，在制造 TSV 的历程中会爆发较大的热应力，从而导致开裂分层并影响器件的电性能；填充不完全或刻蚀工艺中的贝壳效应会导致 TSV 中泛起朴陋，从而使 TSV 的性能不可知足事情要求；随着结构密度的一直提高，高密度 TSV 会导致热量集中，从而引发一系列热可靠性问题。

研究职员正从质料、结构、工艺等方面追求解决以上问题的计划。在质料方面，通过研发新质料来抑制衬底消耗以及降低热失配的影响；在结构方面，同轴空气间隙 TSV 等新结构能降低整体的寄生电容和能量消耗；在工艺方面，田苗等 [37] 提出了一种通孔双面漫衍填充的工艺，减小了 TSV 工艺的填充难度。TSV作为堆叠型封装中最要害的手艺之一，随着未来新质料和新工艺的研发，将具有更辽阔的应用远景。

4. RDL 可靠性

RDL 是指在晶圆外貌沉积金属层和介质层，并形成金属布线，对 I/O 端口举行重新结构，将其结构到新的区域，并形成面阵列排布。接纳 RDL 能够支持更多的 I/O 数目，使 I/O 间距更无邪、凸点面积更大。别的RDL 可以将差别种类的芯片毗连在一起，在 3D 集成中，TSV 用于完成同种堆叠芯片的电气互联，而差别类型堆叠芯片的毗连则需要 RDL 来实现。差别尺寸RDL 的应用规模如图 17 所示，差别线宽 / 间距（L/S）的 RDL 具有差别的应用规模，现在主流 RDL 的 L/S仍在 5 μm 以上。

随着半导体手艺节点迈向 3 nm，高 I/O 密度对超细 L/S 和高密度 RDL 提出了重大的挑战，RDL 服役可靠性面临诸多亟待解决的问题：（1）RDL 层中介电质料和铜线之间的 CTE 差别会导致温度循环历程中的铜 / 介电界面失真，从而导致 RDL 走线开裂； （2）古板的铜 RDL 直接笼罩有机介质层，而不具有阻挡金属层，这导致铜 RDL 间距小于 2 μm 时电场会迅速增添，铜会迁徙到通常用作电绝缘体的有机电介质中，从而泛起严重的电可靠性问题 [38] ； （3）晶圆翘曲和芯片偏移等工艺缺陷会影响 RDL 的 L/S，影响 RDL 的精度； （4）在 RDL 制造中面临着共面性问题，芯片挤出问题会导致 RDL 的断裂和开短路故障。

包管 RDL 可靠性的同时提升 RDL 的 L/S 已成为业界研究重点之一。要形成厚度匀称且区分率高的RDL 层，需要质料、工艺、装备等的进一步生长和升级。在质料方面，需要研发合适的介电质料来减小其与铜线之间的 CTE 差别，从而减轻热失配征象；在工艺和装备方面，需要设计更合适且准确的制程装备，Manz（亚智科技）公司推出了特殊的 RDL 湿法制程装备来处置惩罚极重的基板和质料的翘曲问题。随着未来RDL 工艺的完善，RDL 将在 FO 等先进封装的生长中施展更主要的作用。

二、先进芯片封装洗濯的污染物：

水基洗濯的工艺和装备设置选择对洗濯细密器件尤其主要，一旦选定，就会作为一个恒久的使用和运行方法。水基洗濯剂必需知足洗濯、漂洗、干燥的全工艺流程。

污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到情形中的湿气，通电后爆发电化学迁徙，形成树枝状结构体，造成低电阻通路，破损了电路板功效。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，尚有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、灰尘等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、爆发气孔、短路等等多种不良征象。

这么多污染物，究竟哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种因素，焊后必定保存热改性天生物，这些物质在所有污染物中的占有主导，从产品失效情形来而言，焊后剩余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁徙使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必需举行严酷的洗濯，才华包管电路板的质量。

尊龙凯时科技研发的水基洗濯剂配合合适的洗濯工艺能为芯片封装条件供清洁的界面条件。

尊龙凯时科技运用自身原创的产品手艺，知足芯片封装工艺制程洗濯的高难度手艺要求，突破外洋厂商在行业中的垄断职位，为芯片封装质料周全国产自主提供强有力的支持。

推荐使用尊龙凯时科技水基洗濯剂产品。