系统级封装 (System in Package, SiP)是指将单个或多个芯片与种种元件通过系统设计及特定的封装工艺集成于简单封装体或？
，从而实现具完整功效的电路集成
，如图所示。与系统级芯片 (SoC)常用于集成数字及逻辑电路差别
，系统级封装(SiP)更适用于无法(或很是难题)在简单芯片上实现功效集成的微波、射频、功率等模拟电路的应用。

作为一种通过封装工艺来实现集成电路产品的设计、开发和封测的主要手艺和要领
，SiP 并没有牢靠的封装形式和工艺
，它可以在现有的大部分封装类型上实现。通常
，SiP 由于产品功效多样化而选择相对无邪的 LGA 设计如图所示。但随着该手艺在更大、更重大的系统电路中的迅速推广
，可以提供更多I/0 端口的 BGA 及整体化？橐仓鸾サ靡云毡槭褂。另外
，SiP 封装？榫Ｐ枰傩械绱牌辽g以消除？榈缏酚肭樾沃涞慕换ビ跋
，而电磁屏障通？梢允褂眉蚱拥慕鹗舾抢词迪。现在
，高性能、高可靠性的 SiP ？橐苍嚼丛蕉嗟厥褂盟芊饬习饧咏鹗敉坎愕墓ひ绽词迪值绱牌。

SiP 使用的基板和载体类型主要包括：薄膜厚膜及低温烧结陶瓷(LTCC)基板;高密度的引线框基板;单层、多层及埋人式的有机基板;扇出型圆片级无基板再布线(RDL)连按等。

SiP 的主要封装工艺要领和结构包括：多芯片SMT + WB/FC;芯片堆叠 SMT + WB/FC; 高密度3D/2.5D 封装;叠层封装(POP);扇出型圆片级SiP等。

SiP 典范工艺流程如图所示。由于 SiP涉及大宗的多种类芯片和元器件
，需要增添新的封装工艺
，如 SMT、电磁屏障溅射涂层等。虽然主要的半导体封装工艺和装备可以共享
，但 SP 工艺对这些通用封装工艺也有许多特殊的新要求。

(1)高密度小间距外貌贴装：SiP 手艺是推动元件及预封装芯片 (WICSP、超薄超小CSP)尺寸微型化的最大驱动力
，0201、01005区更小尺寸 008004 的电感、电容都是首先在 SiP ？橹惺迪执笈渴褂玫
，先进的 WLCSP 的I/O间距小于 200μm
，已靠近 FC工艺。这些超小型元器件必需通过高速、高精度 SMT装备和工艺贴装于 SiP 基板上
，并通过锡膏及锡焊回流工艺实现毗连。锡膏由锡焊颗粒和助焊剂匀称混淆而成
，锡焊合金因素、颗粒尺寸漫衍及助焊剂类型的选择很是主要
，通常应凭证产品类型及工艺流程来确定。

(2)塑封：超小尺寸元器件及芯片
，以区对应的高密度超小问距
，有可能导致塑封料无法完全充分填充
，从而造成可 靠性方面的隐患。通常的改善要领包括
，优化塑封工艺参数
，通过特殊的设计以增添塑封料的流动和填充
，改变塑封料的固体颗粒的尺寸及漫衍
，以及使用易于匀称填充的 Compresion 塑封工艺。

(3)电磁屏障金属涂层：如图所示
，在塑封料外貌形成电磁屏障金属涂层是通过等离子溅射工艺或直按电镀而实现的。由于工艺无邪
，涂层结协力强
，易于产能扩张
，且不涉区湿法电化学所需要的废水处置惩罚
，等离子溅射金属涂层已经逐步成为主流工艺。电磁屏障金属涂层一样平常由多层金属组成
，从而包管金属涂层与塑封料外貌形成牢靠的结协力。主层金属经常选择纯铜
，以使用其优异的导电性实现电磁滋扰的屏障;外层金属可以选择不锈钢
，从而确保封装体具有耐磨和优异的抗氧化性。为了形成完整的电磁屏障
，金属涂层必领实现上外貌及四侧面均笼罩并按地。关于更高、更重大的系统级封装
，也会使用脱离式电磁屏酸
，从而进一步提高系统的整体电磁屏障效果。